Relatório Lab 2 – TLB Cache Simulator

Grupo: 14
Alunos: Leonor Azevedo (110144), Madalena Yang (110206), Miguel Morais (109886)
Unidade curricular: Organização de Computadores (OC)

1. Introdução

Nas arquiteturas modernas com memória virtual, o processador gera endereços virtuais que necessitam de ser traduzidos para endereços físicos correspondentes antes do acesso à DRAM. Essa tradução é normalmente feita pela Page Table (via MMU), mas o seu acesso frequente implica latências elevadas. Assim, surge a TLB (Translation Lookaside Buffer), uma cache que mantém as traduções mais recentes de virtual para físico, e de rápido acesso.

Neste projeto simulou-se uma TLB com dois níveis de cache (L1 e L2), ambas totalmente associativas e com política de substituição LRU (Least Recently Used) e política de escrita write-back. Partindo de um código base, foi-nos pedido para implementar as funções tlb_invalidate e tlb_translate, responsáveis pelo funcionamento e gestão da TLB.

2. Detalhes de Implementação

A implementação segue uma hierarquia de memória de três níveis: TLB L1, TLB L2 e DRAM, com capacidades e tempos de acesso crescentes.



2.1. Políticas usadas

2.1.1. Least Recently Used

Como a capacidade das caches L1 e L2 é limitada, é necessário escolher que página manter, inserir ou remover da TLB. Para isso, implementámos a política Least Recently Used (LRU). Isto implica que as páginas acedidas mais recentemente permanecem na cache, substituindo páginas mais antigas, caso necessário. Assim, para uma correta implementação, em cada tradução atualizamos o tempo de acesso da página para facilmente identificar as páginas que têm acessos mais antigos.

2.1.2. Write-Back

Na política write-back, quando há uma escrita, a atualização fica primeiro na cache em vez de ir imediatamente para a memória. O bloco modificado é marcado como “sujo” (dirty), indicando que o seu conteúdo na cache difere da memória principal. Só quando o bloco é removido da cache é que a memória é finalmente atualizada. Esta abordagem torna o sistema mais rápido e reduz o tráfego de escrita, mas significa que a memória pode estar temporariamente desatualizada.

2.1.3. Inclusão

A política de inclusão define como diferentes níveis de cache se relacionam em termos de conteúdo. Especificamente, indica que todos os conteúdos da cache L1 também se encontram na L2. Para uma correta implementação, sempre que uma nova página é inserida na L1, também a inserimos na L2, e, em casos de promoção de L2 para L1, a página é mantida na L2.

2.2. tlb_invalidate

Esta função é chamada quando é necessário invalidar todas as entradas das caches associadas a uma determinada página virtual, o que ocorre, por exemplo, quando a falta de espaço na memória principal (RAM) obriga à substituição de uma página física, cujo conteúdo é transferido para disco. Nessa situação, o mapeamento dos endereços virtuais para físicos deixa de ser válido, tornando necessária a eliminação das entradas correspondentes na TLB para garantir a coerência do sistema.

São percorridos ambos os níveis da cache de forma linear, uma vez que a TLB é totalmente associativa. Para cada entrada, verifica-se se corresponde à página virtual recebida como argumento, comparando com o respetivo virtual page number. Caso seja encontrada uma entrada válida para essa página, procede-se à verificação do dirty bit, de modo a garantir que nenhuma informação é perdida durante a invalidação. Se o bit estiver ativo, o conteúdo é escrito de volta na memória antes de se proceder à remoção da entrada. Finalmente, esta é marcada como inválida e o contador de invalidações da cache respetiva é incrementado.

2.3. tlb_translate

Esta função é chamada sempre que é necessário traduzir endereços virtuais para físicos com recurso à TLB, seja para ler ou escrever dados. Além disso, a função atualiza o tempo de execução e mantém o registo do número de hits e misses em cada nível da TLB.

A tradução de um endereço começa com uma procura da página virtual na L1, que tem o menor tempo de latência, mas também o menor tamanho. Em caso de miss passa então à L2, com maior capacidade, mas tempo de acesso superior, continuando a sua procura. Se houver hit na L2, a página é inserida também na L1, que, no caso desta estar cheia, pode implicar a despromoção da página com tempo de acesso mais antigo à L2. No caso de miss na L2, a TLB tem de recorrer à tabela de páginas na DRAM, que apresenta uma grande capacidade de armazenamento, mas tempo de acesso muito elevado. Esta página é então inserida na L1 e também na L2, devido à política de inclusão ($L1 \subseteq L2$). Mais uma vez, se as caches estiverem cheias, as páginas às quais não acedemos há mais tempo devem ser despromovidas.

3. Conclusão

O contacto direto com o desenvolvimento de uma TLB e a gestão da interação entre os dois níveis de cache, e posteriormente com a memória, permitiu-nos compreender mais a fundo o seu funcionamento e importância, bem como consolidar os conhecimentos adquiridos em aula. Verificámos a eficácia de uma hierarquia de memória bem estruturada e o seu impacto no desempenho global do sistema, nomeadamente na redução da latência de acesso e no aumento de eficiência na tradução de endereços.